Я имел в виду другое. Вы добивались уменьшения КНИ, а я говорил об увеличении нагрузочной способности и выходного импеданса. Я не нашёл того варианта схемы, что Вы прислали на предыдущей странице обсуждений, времени моделировать пока нет, но вижу, что Вы используете измерители .meas, среди которых имеются IC, IP и ItoI. Если они остались от моих .op команд, то они означают амплитуду переменного тока в верхнем, нижнем JFET и соотношение этих амплитуд. Оптимальное соотношение, при одинаковых JFET сверху и снизу - 1. При таком соотношении выходной импеданс будет самым низким и отдаваемый в нагрузку ток - самым высоким.Евгений Михеев писал(а): ↑14 сен 2019, 10:08я добивался симметричности, при увеличении верхнего резистора верхняя половина начинает подрезаться, идеальной симметрии я не добился, но удалось достичь разницы в 1 десятую вольта на выходе.
Этого не требуется.
20кОм как минимум. А то и 10кОм.Евгений Михеев писал(а): ↑14 сен 2019, 10:08По реальным нагрузкам - сколько стоит поставить чтобы опробовать?
Да.Евгений Михеев писал(а): ↑14 сен 2019, 10:08По ёмкости - добавить ёмкость шунтом на землю на выходе?